⑩ 日本国特許庁(JP)

①特許出願公開

◎ 公 開 特 許 公 報(A) 平2-205033

®Int. Cl. ⁵

識別記号

庁内整理番号

43公開 平成2年(1990)8月14日

H 01 L 21/331 29/73

8526-5F H 01 L 29/72

審査請求 未請求 請求項の数 8 (全10頁)

②発明の名称 パイポーラトランジスタおよびその製造方法

②特 願 平1-23843

· ②出 願 平1(1989)2月3日

@発 明 者 近 藤 将 夫 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑩発 明 者 芝 健 夫 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑪出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

個代 理 人 弁理士 小川 勝男 外1名

明 和 有

1.発明の名称

- バイボーラトランジスタおよびその製造方法

- 2.特許請求の範囲 ...
 - 1 ・不純物のピーク濃度が 5 × 1 0 ^{1 a} cm ^{- a}以上の p 型単結晶 S i 層 からなるペース上に p 型不純 物濃度が 1 × 1 0 ^{1 a} cm ^{- a} 未満の n 型単結晶 S i の突起からなるエミンタが形成されたパイポー ラトランジスタにおいて、その n 型単結晶 S i 上に n 型の多結晶 S i 膜または結晶 S i 以外の ヘテロ材料によりエミンタの一部が形成された 構造を特徴とするパイポーラトランジスタ・
 - 2 上記 n 型単結晶 S i の突起の n 型不純物濃度 が 1 × 1 0 ^{1.6} cm ^{- 8}以上 5 × 1 0 ^{1.9} cm ^{- 8}以下になっている構造を特徴とする請求項第 1 項記載の パイポーラトランジスタ。
 - 3. 上記n型単結晶Siの突起の高さがベースとの接合におけるパイアスをかけない状態でのエミンタ側に延びた空乏層の厚みよりも大きく、かつ500人以下となつている構造を特徴とす

る臍求項第1項記載のパイポーラトランジスタ。

- 4. ペースの p 型不輔物のピーク濃度が5 × 10 ¹⁸ cm ⁻⁸以上でかつ n 型単結晶のエミンタの p 型不純物濃度も5 × 1 0 ¹⁸ cm ⁻⁸以上となつている S i パイポーラトランジスタにおいて、 n 型単結晶 S i のエミンタのキヤリア濃度が1 × 1 0 ¹⁸ cm ⁻⁸以上5 × 1 0 ¹⁹ cm ⁻⁸以下でかつその n 型単結晶 S i 上に n 型の多結晶 S i もしくは結晶 S i 以外のヘテロ材料によりエミンタの一部が形成された標準を特徴とするパイポーラトランジスタ。
- 5. n型単結晶Siのエミンタ部分の厚さが、ベニースとの接合でバイアスをかけない状態でのエミンタ側に延びた空乏層の厚みよりも大きく、かつ500人以下となつている構造を特徴とする請求項第4項記載のバイポーラトランジスタ。
- 6 ・請求項第1乃至第3項に記述のバイポーラト ランジスタを製造する方法において、ベース層 上に開口部を形成した後、所望の不純物濃度と 厚さのエピタキシヤル層を開口部上に選択的に

(2)

成長させる工程と、n型不純物を含有した多結 品Si膜もしくは結品Si以外のヘテロ材料を 地積する工程を含むことを特徴とするバイポー ラトランジスタの製造方法。

- 8. 請求項第1項乃至第3項に記述したバイポーラトランジスタにおいて、ベース層の単結品Si中にGeを含有することを特徴とするバイポーラトランジスタ。

(3)

32pp29~34において論じられている。

エミツタとベースがヘテロ接合の場合、ヘテロ接合とpn接合の位置を適当な距離だけずらせる、すなわちSi単結晶基板にエミツタの一部としてn型層を形成すると、ヘテロ接合の効果を損うことなしに、接合特性が改善できるということが計算機によるシミユレーション結果に基づいて論じられている。

(発明が解決しようとする課題)

上記従来技術では、エミツタにヘテロ材料を用いる場合でもそうでない場合でも、前記三点の問題点により縦方向の微細化に限界が生じる。

ところで、前述の三つの問題点(1)~(3)は互いに密接な関係がある。業子の微細化において前記(2)のパンチスルー防止のためにはベース不純物濃度を大きくする必要がある。すなわち、ベース不純物濃度を大きくしないでベース幅を縮小していくとエミッターコレクタ間でパンチスルーが発生する。ところで前記(1)の問題点は、エミッタ不純物濃度が従来技術での1×10°00-8程度で

3.発明の詳細な説明

(産業上の利用分野)

・本発明は、高速動作に好適なバイポーラトラン ジスタの構造及び製造方法に関する。

〔従来の技術〕

エミツタにヘテロ材料を用いないバイポーラトランジスタに関して本発明に最も近い公知例についてはアイ・イー・デイー・エム87第170頁から第173頁において論じられている。

バイポーラトランジスタの縦方向の微船化を迎めていつた場合の特性的な問題からの限界が論じられている。それによるとバイポーラの縦方向微細化の限界は、(1) エミツターベース接合の高濃度化によるリーク電流の増大,(2) ベース幅の新小によるパンチスルーの発生,(3) エミツタへの少数キヤリアの蓄積による動作速度の飽和、により決まるとされている。

エミツタにヘテロ材料を用いるバイポーラトランジスタに関して本発明に最も近い公知例については、電子通信学会技術研究報告 Vol. 86 Ma

(4)

ベース濃度が一定以上になるとエミツタとベース との間にトンネルによるリーク電流が発生すると いう現象である。このベース不純物濃度の限界濃 度は 5 × 1 0 ¹⁸ cm ⁻⁸ 程度である。

不純物濃度を(1) から決まる上限の 5 × 1 0 ^{1 8} cu ^{- 8}とした場合、パンチスルーが起こらないベース幅の下限は約4 0 0 Åとなる。

(6)

述べた動作速度の飽和が起こつてしまう。

本発明の目的は、上記の従来技術における問題 点を解消もしくは改善し、パイポーラトランジス タの椴方向徴細化の限界を拡張し従来よりもさら に高速動作が可能なパイポーラトランジスタを作 製することである。

〔課題を解決するための手段〕

上記目的は以下に技術手段を採用することにより連成される。

まず第1の手段として、多結晶Siもしくはヘテロ材料からなるn+型エミツタとp型ベースの間にはさまれた単結晶Siよりなるエミツタ層が、従来のようにn型不純物がp型不純物で補償されているのではなく、n型不純物のみ含まれるようにする。

次に第2の手段として、上記のN型単結晶 Si よりなるエミンタ層のn型不純物濃度を従来技術 による場合のように1×10²⁰ cm⁻⁸程度の固落限 に近い低にするのではなく、1×10¹⁸ cm⁻⁸~5 ×10¹⁸ cm⁻⁸程度にする。またベースのp型不純

(7.)

上記の第1の手段を採用して単結品Si部分のエミンタのP型の不純物濃度が10¹⁸ cm⁻⁸以上になるようにすれば、ペースのP型不純物濃度にかかわらず余分の狭パンドギヤンプ化は防止できる。それによつて、エミンタへのホールの注入が抑制され、少数キヤリアの蓄積が少なくなり素子の縦方向の微細化を遮めた場合の動作速度の飽和および電流増幅率の低下を防ぐことが可能となる。

上記第2の手段を採用して、単結晶Si部分のエミツタのn型不純物濃度を5×10¹⁸ cm⁻⁸以下にすればペースの不純物濃度が5×10¹⁸ cm⁻⁸以上の高濃度になつても接合の空乏層幅は120人程度以上になるためのキヤリアのトンネルによるリーク電流は抑制される。このことによつてベースの不純物濃度についての上限が取り払われるため、パンチスルーを起こさずにベース幅を縮小することも可能となる。

また上記第1の手段が採用されている場合には 以下に述べる理由によりエミンタの不純物濃度を 低くしても1×10^{1.6} cm⁻⁸以上であればベース電 物濃度が大きくなるにつれて、この濃度をより低くする。

例えばベース濃度が1×1,0¹⁰cm⁻⁸の場合は1 ×10¹⁰cm⁻⁸以下、ベース濃度が3×10¹⁰cm⁻⁸ の場合は6×10¹⁸cm⁻⁸以下にすると良い。

次に第3の手段として、上記のn型単約晶Si よりなるエミツタ層の厚さを、ベースーエミツタ 接合のエミツタ側に延びた空乏層幅よりも大きく、 500人よりも小さくする。

以上の技術手段により上記問題点が解消もしく は改善できる。尚上記第1ないし第3の各手段は 各々単独でも効果を奏するものであるが、第2と 第3の手段を併用するのが好ましい形態であり、 その上でさらに第1の手段を用いるのがより好ま

(作用)

世来技術による場合の単結品Si部分のエミツタではn型不純物がペースを形成するp型不純物によつて補償されておりそのためにn型不純物のみの場合よりもパンドギヤツブが狭くなつている。

(8)

流の増加、すなわち電流増収率の低下は起こらな 、

まず、ベース電流 J p は式(1) により扱わされる。

$$J_{P} = -q P_{0} D_{P} \frac{d_{y}u}{d_{x}} \left(v = \frac{P}{P_{0}} - 1 \right) \cdots (1)$$

ここで Po はエミツタの平衡ホール密度、 Dp はエミツタでのホール拡散定数、 Pはエミツタのホール拡散定数、 Pはエミツタのホール濃度、 du はエミツタでの規格化されたホール密度勾配である。

第9図に300 Kにおける P。 と n 型不純物濃度との関係を示す。破線は終パンドギヤンプ現象を考慮しない場合、実線は、実際の場合を示す。これによると 1×10^{18} cm $^{-8}$ 以上の高不純物濃度領域では狭パンドギヤンプ化により P。 がほとんど不純物濃度によらなくなる。また、 $D_P = \frac{d}{d \times 10^{-2}}$ は

式(2) のように書き換えることができる。

(10)

$$D_{P} \frac{d u}{d x} = S_{P} u s + \int u d x / \tau \qquad \cdots (2)$$

ここで、Sp は多結品Siもしくはヘテロ材料 と単結品Siとの界面の少数キヤリアの実効的再 結合速度、us はその界面での規格化されたホー ル濃度、r は単結品Siエミツタのホールのライ フタイムである。

単結品 S i 部分のエミッタの不純物濃度が低くなった場合には u s と r が増加して (2) 式右辺の第1項が増大し、第2項が減少する。多結品 S i や微結品 S i 等のヘテロ材料を用いた場合は S p = 100~300 m / sec と小さく第1項の増大量よりも第2項の減少量の方が少なくなることはなく、 従って D p d u は 不純物濃度の低下とともに大きくなることはない。 以上の理由により単結品 S i 部分のエミッタの不純物濃度を低くしても1×1010cm - s以上であればベース電流 J p の増

エミツタに注入されたホールは少数キヤリアと (11)

加は起こらない。

合には、以下に述べる理由により単結品 S i 部分のエミツタ層の厚さを小さくしてベース 配流の増加、すなわち電流増幅率の大きな低下は起こらない。単結品 S i 部分のエミツタ 濃度が低い場合バルク中での再結合が無視できるとすると式(2) は

となる。例えば単結晶 S i 部分のエミツタ濃度が 5 × 1 0 ¹⁸ cm ⁻⁸で S p が 3 0 0 0 0 cm / sec の場合を考えると D p は 5 cd / sec 程度であるから

$$\frac{d u}{d x} = 0.6 \mu m^{-1} us \qquad \cdots (4)$$

となり 2 0 0 0 A 程度の厚さのエミツタ中ではホール濃度の変化は高々 1 0 % 余りである。式 (1) と (3) より

$$J_{P} = -q P_{0} S_{P} u s \qquad \cdots (5)$$

であるため、単結晶Si部分のエミツタの厚さを 小さくしても u s すなわち J p の変化は高々10 %程度となり、電流増幅率の大きな低下は起こら ない。

して単結品Si部分と多結品Siもしくはヘテロ 材料の部分に遊積する。多結品Siもしくは微結 品 S i 等のヘテロ材料中ではホールの拡散長は 500人以下であるためホールの静積は単結品 Siとの界面から500人以内の部分で起こつて いる(第10図参照)。従つてエミツタでの少数 キヤリアの鬱秽量を低波し、崇子特性を改善する ためには、上記の第3の手段を採用して単結品 Si部分のエミツタ粉の序さを500人以下にす ることが有効である(第10図参照)。この厚さ を小さくすればするほど少数キヤリアの蓄積量は 滅少するため、素子特性は改醇されるが、ベース ーエミツタ接合の空乏層が単結品Siと多結晶 Siもしくはヘテロ材料との界而に接する界所準 位の存在によりエミツターペース間のリーク電流 が増大する。従つて単結晶Si部分のエミツタ層 の厚さは、ペースーエミツタ接合の空乏層のエミ ツタ側に延びた部分の厚さよりも大きくする必要 がある。

また上記第1, 第2の手段が採用されている場 (12)

以上に述べた理由により、上配第1~第3の手段を採用すれば、バイポーラトランジスタの従来 技術による縦方法の微細化の限界を拡張し、さら に高速動作が可能なバイポーラトランジスタを作 製することが可能となる。

(事族例)

本発明の第1の実施例を第1図および第2図により説明する。

まず第1回において1はp型Si 抵板、 2 は n + 型埋込層、 3 は n 型エピタキシヤル層、 4 は p 型車結晶Si腐、5,7はSi O 2 膜、 6 は p 型多結品Si膜、 8 は n 型エピタキシヤル圏の突起、9 は n + 型の多結品Si 膜も しくは 敬結品 S i 膜、10は 金属電極である。9 が他の n + 型 へテロ材料であつても良い。2 , 3 はコレクタ、4 はベース、6 はベース引き出し電極、8 , 9 はエミツタとしてそれぞれはたらく。

第1図のA - A′で切断した部分の各層の不純物濃度と厚さを第2図により説明する。多結品 Siもしくはヘテロ材料からなる部分のエミツタ

(14)

は n 系 不 純 物 が 1 × 1 0 ²⁰ cm ⁻⁸、 厚 さ が 7 0 0 A 、 単 結 品 S i 部 分 の エ ミ ン タ は n 型 不 純 物 が 5 × 1 0 ^{1 a cm ⁻⁸}(p 型 不 純 物 は 1 × 1 0 ^{1 a cm ⁻⁸以下)、 厚 さ が 3 0 0 A 、 ベ ー ス 層 は p 型 不 純 物 ピ ー ク 濃 度 が 1 × 1 0 ^{1 a cm ⁻⁸、 厚 さ が 3 0 0 A と な つ て い る。}}

本実施例によれば、従来技術では問題となるエミンターベース間のリーク電流、エミンターコレクタ間のパンチスルー、少数キヤリアの書積の相対的増加、電流増稲率の低下を起こさせずに、素子サイズの綴方向の数細化が可能となり従来技術での素子の動作素度の限界を超えることができる。

本発明の第2の実施例を第3図および第4図により説明する。第3図の各部分の名称およびはたらきは第1図における同じ符号のものと同じである。但し11はn型Si層でエミッタとしてはたらく。

次に本実施例の第3図のB-B'で切断した部分の各層の不純物濃度と厚さを第4図により説明する。多結品Siもしくはヘテロ材料からなる部(15)

号のものと同じである。但し16はp型単結晶 Si層でグラフトベースとしてはたらき、19は Geが10%添加されたp型Si単結晶層でベー スとしてはたらく。

次に本実施例の第11図(f)のC-C′で切断した部分の各層の不純物濃度と厚さを第12図により説明する。各層のn型およびp型不純物濃度および厚さは第2回に示した本発明の第1の実施例と同じである。但しベースのp型層19にはGeが5×10²¹cm⁻²(10%)添加されている。

本実施例によれば、本発明の第1の実施例と同様の効果がある。但しベース層にGeが10%添加されていることによりベース層のバンドギヤツブが50meV程度狭くなり、そのためにエミンタへの少数キャリアの注入が約1/7となる。従って、素子の動作速度および電流増幅率が第1の実施例と比較してより向上するという効果がある。

参考として従来技術によるパイポーラトランジ スタの不純物濃度分布を第5回に示す。

次に第6図(a)~(d)に基づいて本発明の

分のエミッタ 9 は n 型不純物が 1 × 1 0 ²⁰ cm ⁻⁸、厚さが 7 0 0 Å、単結晶 S i 部分のエミッタ 1 1 は n 型不純物のピーク 濃度が 3 × 1 0 ¹⁸ cm ⁻⁸、 p 型不純物のピーク 濃度が 2 × 1 0 ¹⁸ cm ⁻⁸で、キヤリア 濃度のピークは 1 × 1 0 ¹⁸ cm ⁻⁸となつており、厚さが 3 0 0 Å、ベース層は p 型不純物のピーク 濃度が 1 × 1 0 ¹⁸ cm ⁻⁸、厚さが 3 0 0 Åとなつている。

本実施例によれば、本発明の第1の実施例と同様の効果があるが、単結晶Si部分のエミッタにp型不純物が存在し狭ギヤップ化の度合いが大きいため少数キヤリアの薔積量が大きく滑子の助作速度の向上度は第1の実施例より少ない。しかし第1の実施例とは異なり、不純物濃度が表面にとるため各層の形成を拡散プロセスのみで行なえるため、製造方法が簡単になるという利点がある。

本発明の第3の実施例を第11回(f)および 第12回により説明する。第11回(f)の各部 分の名称およびはらたきは第1回における同じ符

(16)

第1の実施例の第1の製造方法を説明する。

p型Si基板1にn+型埋込層2、n型エピタキシヤル層3を形成した後、素子分離領域5をSiO2膜により形成する。その後p型多結晶にSi膜によりベース引き出し電極6を形成し、それを酸化することによりベースとエミンタを分離するためのSiO2膜7を形成する。以上の工程の製造方法は公知である。

(18)

SiH2C 2 2 ガスを用いて通常のCVBに腹変が1×10²⁰ cm⁻⁸のn型多結品でいます。 P濃度が1×10²⁰ cm⁻⁸のn型多結品でないない。 が出来を使通常のホトリグを行ないになりがない。 がはよりパターニングを行ないはPのかりによりパターニングを行ないはPのかりによりパターニングを行ないないがある。 が添加されたののでではかりのかいが、 が添加されたののでではからいいが、 が添加されたののでではが、 が添加されたののでではないが、 が添加されたののでではないが、 が添加されたののでではないが、 があればいが、 があればいが、 ののでではないが、 ののでではないが、 ののでではないが、 ではないが、 ののでではないが、 ののでではないが、 ではないが、 ののでではないが、 ののでではないが、 ののでではないが、 ののでではないが、 ののでではないが、 ののでではないが、 ののでではないが、 ののではないが、 ののでではないが、 のでではないが、 のででではないが、 のでではないが、 のでではないが、 のでではないが、 のでではないが、 のでではないが、 のでではないが

以上により本発明の第1の実施例の第1の製造 方法の説明を終わる。本方法によると自己整合的 に形成された敬細な額のグラフトベースに対して 自己整合的にエミツタを形成できるため、接合に よる寄生容量が小さな素子が形成できるという効 果がある。

(19)

AのSiO2 膜15を形成し、次にイオン打込みの方法により加速エネルギー25ke VでB+ を1×10¹⁸cm⁻²打ち込み、850℃のN2中の雰囲気で活性化させ、グラフトペース16を形成する(b)。

次にSisN4膜17(膜厚2000人)を堆積した後、異方性ドライエッチングによりSiO₂
膜14の側壁部分以外のSisN4膜17を除去し、さらにSiO₂ 膜15も除去する。次に通常のCVD法によりp型の多結晶Si膜6(膜厚3000人)堆積し、レジストの凹部への埋め込みととびインクによる平坦化の方法によりSiO₂ 膜14を除去するした後のウェト(wet)O₂ の雰囲気での熱でいる。さらにSisN・酸13とSiO₂ 膜12を除去した後、通常のとりとは、過常のホトリングラフィとエッチが成する。なり、多結品

次に第7回(a)~(d)に基づいて本発明の第 1の実施例の第2の製造方法を説明する。

p型Si基板1にn+型埋込層2,n型工ビタキシヤル層3を形成した後、架子分離領域5をSiOz 膜により形成する。次にペース層が形成されるエピタキシヤル層を酵出させた後、本発明の第1の実施例の第1の製造方法の場合と同じ方法により厚さ300人、ピーク濃度1×10¹⁰ cm⁻⁸のペース層4を形成する。その後PHsを添加したSiHsが大スの熱分解により単結品Si上にはn型の単結品Si房8、SiOz 上にはn型の多結品Si膜を堆積する。この層のP濃度は5×10¹⁰cm⁻⁸、厚さは350人となつている(a)。

(20)

Si膜にはPの代わりにAsが添加されても良いことは言うまでもない。また多結品Si膜の代わりに通常のプラズマCVD法により堆積した n型の微結品Si膜や他のワイドバンドギヤツブのヘテロ材料を用いても良い。次いで第6回(d)の説明において述べた方法により電極を形成する。

以上により本発明の第1の実施例の第2の製造方法の説明を終わる。本方法によると、エミツターベース接合の周辺が熱酸化により形成されるため、選択エピタキシヤル法による第1の方法よりもベースーエミツタ間のリーク電流が小さくなるという効果がある。

次に第8回(a)~(d)に基づいて本発明の第2の実施例の製造方法を説明する。まず第1の実施例に製造方法の第6回(a)で説明したものと同じ方法により第8回(a)に示す構造を形成する。但しベース層4の厚さが600人、ピーク機度が2×10¹⁸ cm⁻⁸となるようにBF2+のイオン打込みを8×10¹⁸ cm⁻²、多結品Si膜の拡散温度を930℃とする。

(22)

次に通常のCVD法により多結品Si膜17 (膜厚200点)を形成した後、イオン打ち込みの方法によりAs+を加速エネルギー10keVで1×10¹⁴cm⁻¹打ち込む(b)。

次に900℃のwetO₂ 雰囲気で多結品Si 膜17を完全に熱酸化19することによりAsの ピーク機度が3×10¹⁰cm⁻⁰、厚さ300Aのn 型単結品Si層11を形成する(c)。

次にSiOュ膜18を除去した後、通常のCVD 法によりPもしくはAsが添加された多結品Si 膜8を堆積する。多結品Si 膜の代わりに通常の プラズマCVD法により堆積したn型の微細品 Si膜や他のワイドバンドギヤツブのヘテロ材料 を用いても良い。さらに通常のホトリングラフィ とエンチングによりエミツタパターンを形成する (d)。最後に第6図(d)の説明において述べ た方法により電櫃を形成する。以上により本発明 の第2の実施例の製造方法の説明を終わる。

第11図 (a)~(f) に基づいて本発明の第3 の実施例の製造方法を説明する。まず、従来方法 (23)

通常のホトリングラフィとエツチングにより関口 部上にそれらの膜よりなる島パターンを形成する (o)。

次に800℃のwetO₂ 雰囲気でn型Si層 8を完全に酸化した後、通常のCVD法により多 結晶Si膜20(膜厚700人)を堆積し、凹部 へのレジスト埋め込みとエツバツクの方法により SiO₂ 膜14上の多結品Si膜を選択的に除去 する(d)

次にSi O 2 膜 1 4 を除去した後、 8 0 0 ℃のwe t O 2 雰囲気で多結品 S i 膜 2 0 を酸化してSi O 2 膜 2 1 (膜 区 2 0 0 0 Å)を形成する。 そしてさらに S i a N 4 膜 1 3、 S i O 2 膜 1 2を通常のエンチングにより除去する (e)。

最後に第6図(c)(d)で説明したものと同じ方法によりn型の多結品Si膜もしくはヘテロ材料からなるエミンタ、および電極を形成する(f)。以上により本発明の実施例の製造方法の説明を終わる。

(発明の効果)

と同じ方法によりp型基板1にn+型埋込層2、 n型エピタキシヤル間3、素子分離のSiOュ 睒 5を形成した後、通常のCVD法によりp型多輔 品Si膜6、SiOュ 膜7を堆積した後、通常の ホトリソグラフイとエンチングにより6,7を除 去し索子領域上に関口を形成する。 さらに950 でのN: 雰囲気中での熱処理により多結品Si 以 からBを拡散させグラフトペース16を形成する (a)。次に通常のMBE(モレキユラ ピーム エピタキシ: (Nolecular Beam Epitaxy)の方法に よりG e が 1 0 %、 G a が 1 × 1 0 10 cm ~8 含まれ たp型Si層19 (厚さ300A)、およびAs が5×10¹⁸cm⁻⁸含まれたn型Sii 圏 8 (厚さ 300A) を形成する。但しSiO*7上には多 赭晶 S i 膜が形成される。さらに通常のホトリゾ グラフィとエッチングにより開口部周辺を除く SiO27上の多結品Si膜を除去する(b)。

次にSiO2膜12(膜厚200A)、SiaNa 膜13 (膜厚500A)、SiO2 膜14 (膜厚 3500A) を通常のCVD法により堆積した後、

(24)

従来技術ではパイポーラトランジスタの機方向の微細化の限界はペース幅400Aとなつており、その動作速度の限界はfreax が55GHzとなっている。

本発明によれば、従来技術での徴細化で問題となるエミンターベース間のリーク電流、エミンターコレクタ間パンチスルー、エミンタでホールの 替徴の相対的増大、電流増額率の低下等を回避することが可能となるため、ベース報は200人以下まで数細化が可能となる。

動作速度に関しては、ベース幅を200Aとした場合の本発明の第1の実施例ではfraxは75GHz、第2の実施例では65GHz、第3の実施例では85GHzと、従来技術による場合と比較して高速化が可能となる。

4. 図面の簡単な説明

第1 図は本発明の第1 の実施例のバイポーラトランジスタの縦断面図、第2 図は第1 図の A ーA、線部分の不純物濃度分布図、第3 図は第2 の実施例の縦断面図、第4 図は第3 図の B - B、線

(26)

部分の不純物濃度分布図、第5図は従来技術での パイポーラトランジスタの不純物濃度分布図、第 6 図、第7図はそれぞれ第1の実施例の製造プロ セスを示す断面図、第8図は第2の実施例の製造 プロセスを示す断面図、第9図は、n型不純物濃 度と平衡ホール濃度 P。 の関係を示す図、第10 図は、従来方法と本発明のバイポーラトランジス タのエミツタでの普積ホール濃度分布図、第11 図は第3の実施例の製造プロセスを示す断面図、 第12図は本発明の第3の実施例の第11図(f) のC-C′級の部分の不純物濃度分布図である。 1 ··· p型 S i 基板、2 ··· n + 型埋込屑、3 ··· n 型 エピタキシヤル暦、4 ··· p 型層(ベース)、5 ··· SiO2膜、6…p型多結晶Si膜、7…SiO2 膜、 8 … n型单結晶 S i 層、 9 … n 型多結晶 S i 图、10···金属電極、11···n型単結晶Si層、 12 ··· S i O 2 膜、13 ··· S i a N 4 膜、14 ··· SiO2 膜、15…SiO2 膜、16…p型Si 慰、17 多結晶Si膜、18 ··· SiO₂膜、 19…p型单結晶SiGe, 20…多結晶Si膜,

(27)

21 ··· S i O 2 膜。

代理人 弁理士 小川勝男(河南) (河南)

(28)





